先進(jìn)數(shù)字仿真器
配備高性能的仿真引擎和約束求解器,旨在提高編譯時(shí)效率,并確保設(shè)計(jì)的正確性和穩(wěn)定性。
可適配眾多主流硬件描述語言,包括Verilog、VHDL、SystemVerilog、SystemC 等,以及它們的組合。
支持行為級(jí)、RTL級(jí)和帶SDF后仿的門級(jí)數(shù)字電路門級(jí) Verilog和 VHDL仿真。
支持高階的系統(tǒng)級(jí)SystemVerilog加SystemC混合仿真,通過無縫集成通用驗(yàn)證方法(UVM)為用戶提供快速驗(yàn)證測(cè)試臺(tái)的設(shè)置,使驗(yàn)證過程更加高效和可控。
提供全面的功能、斷言和代碼覆蓋率測(cè)試,可生成多種格式的仿真數(shù)據(jù)。
輸入文件可通過加密算法進(jìn)行保護(hù),確??蛻?IP得到充分的安全保護(hù)。
集成NanoSpice系列的各種晶體管級(jí)電路仿真器,提供完整的混合信號(hào)驗(yàn)證解決方案。
編譯、仿真和約束求解器引擎創(chuàng)新優(yōu)化
X態(tài)傳播和競(jìng)爭(zhēng)條件消除技術(shù)
易于使用并支持從現(xiàn)有工具快速遷移
支持X86和ARM
與NanoSpice系列晶體管級(jí)仿真器集成的數(shù)?;旌托盘?hào)仿真
行為級(jí)、RTL級(jí)和帶SDF后仿的
門級(jí)數(shù)字電路
集成NanoSpice實(shí)現(xiàn)數(shù)?;旌?br />SoC全芯片驗(yàn)證
SystemVerilog和SystemC混合語言
Testbench
系統(tǒng)驗(yàn)證
Testbench
設(shè)置